行業(yè)動態(tài)

800G → 1.6T：PCB CCL 材料如何影響信號完整性與市場走向

2025/9/13 瀏覽次數(shù)：

高速SerDes訊號SI分析，第一步是根據(jù)通道損耗規(guī)格決定PCB疊構與PCB材料（我們在這里有分析過），其中包含：

CCL材料選擇（包含：樹脂系統(tǒng)、銅箔、玻璃纖維布）
Core/PP厚度設計
玻璃纖維布種選擇
傳輸線阻抗設計，決定差動對的線寬/線距
PCB總層數(shù)

CCL材料介紹

CCL（Copper-Clad Laminate）或者說是覆銅基板，是PCB材料的一種形式，在硬板上幾乎無所不在。

那么 CCL 里頭到底是什么組成的呢？其實主要包含幾個關鍵材料：

樹脂（Resin）：這是CCL的「膠水」，負責把所有材料黏在一起，并提供絕緣效果。
填充物（Filler）：這些是加入樹脂里的粉末狀物質，主要用來調整機械強度、熱膨脹系數(shù) （CTE），這個也是影響損耗參數(shù)（DF）的最大因子。
銅箔（Copper foil）：提供導電路徑，表面粗糙度會影響高頻訊號的損耗。
玻璃纖維布（Fiber weave）：提供 CCL 機械強度，避免基材變形，Low DK布有著良好的損耗表現(xiàn)。

CCL材料損耗

在高速PCB設計中，選擇合適的材料是必要的起手式，因為不同材料的損耗會直接影響信號完整性和走線長度。為了區(qū)分不同等級的高速材料，各大板材廠、終端CSP和芯片設計商都會制定自己的分類方式，但命名規(guī)則各有不同。

一般來說，常見的材料等級會用 Low Loss （LL）、Very Low Loss （VLL）、Super Low Loss （SLL）、Ultra Low Loss （ULL）、Extreme Low Loss （ELL）這類名稱來標示，或是拿傳統(tǒng)CCL大廠Panasonic的命名方式來對標（M4~M9），等級越高表示材料的介電損耗DF逐漸降低。簡單來說，損耗越低，適用的頻率越高，價格當然也會越貴。

根據(jù)損耗能力分類CCL

以下是常見的等級劃分、對應材料與應用領域：

Low Loss (LL)

適用于 10G以下應用，如 10G Ethernet、Below PCIe Gen3
DF值約在 0.010~0.007
常見材料：EMC EM-526， ITEQ IT-958G、TUC TU-863+， Panasonic M4

Very Low Loss (VLL)

適用于 10G ~ 25G 應用，如 PCIe Gen4、100G-CAUI4
DF值約在 0.007~0.005
常見材料：EMC EM-528， ITEQ IT-968G、TUC TU-883， Panasonic M5

Super Low Loss (SLL)

適用于 32G-NRZ， 56G ~ 112G PAM4 應用，如 PCIe Gen5/6、400G Ethernet
介電損耗（DF）約在 0.005~0.003
常見材料：EMC EM890， ITEQ IT-988G、TUC TU-883A， Panasonic M6

Ultra Low Loss (ULL)

適用于112G PAM4及以上，如800G Ethernet
DF值約在 0.003~0.002
常見材料：EMC EM-890K， ITEQ IT-968、TUC TU-883A Sp， Panasonic M7

Extreme Low Loss (ELL)

目前最高等級的高速材料
，適用于 224G PAM4、800G/1.6T Ethernet
DF值小于0.002，甚至能接近PTFE
常見材料：EMC EM892K2， TUC TU-943SR， ITEQ IT-988GSE， Panasonic M8

幫大家做個總結

銅箔損耗

除了樹脂系統(tǒng)的改良之外，銅箔的進步也是推動高速CCL持續(xù)優(yōu)化的主因。國際印刷電路板組織IPC定義的銅箔等級最高只到VLP（Very Low Profile），等級再往上就進入了戰(zhàn)國時代，每家銅箔廠與CCL廠都有自己的名稱，常見的如HVLP（Highly Very Low Profile），目前最高等級已經(jīng)到達HVLP4甚至HVLP5。

p.s. 有些人的HVLP4跟HVLP5的銅箔等級是一樣的，不能單純以命名來分類CCL的差異！

什么是銅箔粗糙度？

銅箔的等級差異，主要來自于粗糙度（Roughness），市場上不同等級的銅箔，主要就是通過降低粗糙度來提升高速傳輸性能。

根據(jù)不同測試方法，可以將粗糙度的定義區(qū)份成Ra或是Rz。

1?? Ra （Arithmetic Average Roughness，平均粗糙度）

計算的是測量區(qū)域內表面高度的平均值，不考慮最大與最小的變異。
Ra 值較小的銅箔表面較為平滑，但它無法完整反映極端峰值（高點或低點）的影響。
常用于一般機械加工與金屬表面檢測，但對于銅箔來說，Ra 有時不足以評估其對高速信號的影響。

2?? Rz （Mean Peak-to-Valley Height，十點平均粗糙度）

測量樣本區(qū)域內的五個最高點與五個最低點的距離平均值，因此能夠反映表面凹凸的極端變異。
Rz 的數(shù)值通常比Ra高，因為它包含了表面最不規(guī)則的區(qū)域，能更真實地描述銅箔對高速信號的影響。
高速PCB設計更常參考Rz，因為信號傳輸時，電子會受到局部表面不規(guī)則性的影響，而Rz能夠提供更貼近實際的數(shù)據(jù)。

我們常用的粗糙度SI分析模型是Huray Model，這個模型主要以Rz為主要參數(shù)去做計算（原因上面有提），因此我們在選擇銅箔時主要分析的是Rz。

銅箔粗糙度對損耗的影響

Data Rate越快，頻寬越高頻，銅箔損耗的影響越大，可以看出在53GHz時，HVLP4的損耗離HVLP3的損耗差距變得很大。

玻璃纖維布

玻纖布（Fiber Weave）強化了CCL的機械特性，讓CCL更堅固。根據(jù)DK/DF值，玻纖布的開發(fā)已經(jīng)來到第四代，依序為E-Glass， Low-DK 1， Low-DK 2和石英（Q）布。

傳統(tǒng)E-Glass布的DF比較大，連帶導致使用此布種的CCL有著較大的損耗，通常應用在PCIe Gen4以前的世代，或其他中低速訊號的應用。

Low-DK 一代布的開發(fā)

然而，隨著在400G switch進入市場，由于更高頻的損耗要求，Low-DK一代布的開發(fā)，使PCB損耗在13.28GHz頻率下，損耗得以達到0.7dB/inch@13.28GHz。

常見材料：EMC EM890K、TUC TU-943SN

Low-DK 二代布的問世

當 800G switch 開始被市場廣泛采用，尤其是在 112G/224G-PAM4 等應用中，Low-DK 一代布的特性已經(jīng)逐漸逼近極限，無法滿足更高頻率下的低損耗需求。因此，Low-DK 二代布應運而生，這一代材料透過進一步降低玻纖布的 DF，并且搭配更高等級的樹脂系統(tǒng)，成功讓 PCB 在 26.56GHz 頻率下，損耗控制在 0.85dB/inch。

這樣的提升幅度是相當驚人的，因為理論上，損耗會隨頻率線性增加，以 Low-DK 一代布為基準，在 26.56GHz 的損耗應該會達到 1.4dB/inch，但二代布成功將損耗降低近 40%。這意味著在 800G switch 設計中，使用二代布的 PCB 能夠顯著提升 BER （Bit Error Rate）表現(xiàn)，并確保更長距離的訊號傳輸可行性。因此，自 2024 年開始，Low-DK 二代布逐漸成為高階數(shù)據(jù)中心與交換機應用的標準材料之一，許多 CCL 廠商也將其納入主力產品線。

進入2025年，產業(yè)將迎來1.6T交換機（1.6T switch）和224G-PAM4的產品開發(fā)，各大網(wǎng)通ODM也將陸續(xù)推出搭載Broadcom最新一代網(wǎng)通芯片TH6的產品。這顆芯片具備512 lanes的224G-PAM4接口，總帶寬高達102.4Tbps，是目前市場上最高階的交換機解決方案之一。

根據(jù)目前對市場的理解，Low-DK二代布，尤其是臺光電的EM892K2，仍然勉強能夠支撐1.6T switch在Optical Transceiver應用上的需求。不過，這樣的選擇必須犧牲 Copper Link 或是說DAC cable的應用，因為在 224G-PAM4 這樣的超高速傳輸環(huán)境下，二代布的損耗控制已接近極限，難以同時滿足銅纜布線的需求。

常見材料：EMC EM892K2、TUC TU-943SR